**TEST 3. JERARQUÍA DE LA MEMORIA CACHÉ**

**1. ¿Qué afirmación es correcta?**

***a) Incrementar el tamaño del bloque hace disminuir la frecuencia de fallos hasta que se ve contrarrestada por el menor número de bloques y la frecuencia de fallos comienza a aumentar.***

b) Para evaluar el rendimiento de la memoria cache basta con centrarse en la frecuencia de fallos.

c) Incrementar el tamaño del bloque hace disminuir la frecuencia de fallos indefinidamente

**2. Sea una caché con correspondencia directa con direcciones de 32 bits, de los cuales 22 bits de la dirección se usan para la etiqueta y 6 para la línea. ¿Qué tamaño en palabras tiene al línea de la caché? ¿De qué tamaño (en palabras) es la caché?**

a) El tamaño de la línea es de 64 palabras y el tamaño de la cache es de 1K palabras.

b) El tamaño de la línea es de 64 palabras y el tamaño de la cache es de 256M palabras

***c) El tamaño de la línea es de 16 palabras y el tamaño de la cache es de 1K palabras.***

Tienes 32 en total = 22 etiqueta 6 linea, por lo que son 4 de palabra. Recuerda que esas 4 de palabra viene de 2^x , 2^4 es el tam de bloque y esos 6 bits de linea vienen de 2^x , 2^6 es el tam de cache/tam bloque. Entonces **cache/2^4 = 2^6** > **cache = 2^10** > **1K**

**3. ¿En qué consiste el principio de localidad?**

a) El principio de localidad se basa en la referencia de elementos de memoria que tenderán a ser referenciados según su disposición en memoria. Los elementos de memoria en posiciones cercanas del espacio de direcciones tenderán a ser referenciados pronto.

***b) El principio de localidad se basa en dos aspectos. Por un lado, si se referencia un elemento de memoria, tendera a ser referenciado pronto. Por otro lado, los elementos de memoria cercanos al elemento referenciado tenderán a ser referenciados pronto.***

c) El principio de localidad se basa en los principios de localidad espacial y temporal. En el principio de localidad espacial, si se referencia un elemento de memoria, tendera a ser referenciado pronto. Según el principio de localidad temporal, los elementos de memoria cercanos al elemento referenciado tenderán a ser referenciados pronto.

**4. Sobre la función de correspondencia:**

a) En la función de correspondencia asociativa por conjuntos de 1 vía, cada bloque de memoria principal solo puede aparecer en una línea de la cache

***b) Todas son correctas.***

c) En la función de correspondencia directa cada bloque de memoria principal solo puede aparecer en una línea de la cache.

**5. Calcula el tiempo promedio de acceso a un sistema de memoria con las siguientes características: el tiempo dea cierto al nivel superior es de 2ns, la tasa de aciertos para el programa es de 45% y finalmente la penalización de fallo medio es de 386ns.**

- AMAT = Tasa acierto \* tiempo acierto + (1 – tasa fallos) \* penalización de fallo

**→ 2 + 0,55 \* 386 = 214,3**

**6. ¿A qué tipo de correspondencia se refiere la siguiente sentencia: “Cualquier combinación de bloques de la memoria principal puede estar en la caché en un determinado instante”?**

***a) Correspondencia completamente asociativa.***

b) Correspondencia asociativa por conjuntos

c) Correspondencia directa


**7. Sabiendo que tenemos una memoria con un bus de direcciones y palabras de 16 bits, direccionable por palabra, una caché de 32KB, bloques de 4KB, y función de correspondencia completamente asociativa. ¿Qué etiqueta incluiría la cache para la dirección de memoria 0110 1111 0001 0001?**

***a) La línea tendría la etiqueta 0110 (***4KB = 2^12…lo que sobra es etiqueta***)***

b) La línea tendría la etiqueta 011

c) La línea tendría la etiqueta 01101

**8. Dada una memoria caché con correspondencia asociativa por conjuntos con el contenido que indica la figura. Si el procesador lanza la dirección 100Fh, indica la respuesta correcta:**

****

***a) Se accedería al conjunto 0, habría acierto y se mandaría la palabra al procesador***

b) Se accedería al conjunto 0, habría fallo y se traería el bloque correspondiente de la memoria principal.

c) Se accedería al conjunto 0, habría fallo y se reemplazaría uno de los bloques del conjunto 0 por el correspondiente de la memoria principal.

**9. Suponed que la dirección de la memoria principal de 16 bits es 5B3BH. Si el tamaño del bloque es de 16 palabras. ¿Cuál es el valor de la etiqueta en binario para una caché completamente asociativa?**

*a) La etiqueta es 0101*

b) La etiqueta es 01011011

***c) La etiqueta es 010110110011* (Tamaño de bloque es 16 palabras = 2^4 , 4 bits de esos 16 son para la palabra. Como es totalmente asociativa, los otros 12 son de etiqueta.)**

**10. En un determinado sistema de memoria, para un programa dado, se obtiene un porcentaje de aciertos en el nivel superior de 10%. ¿Cuál es la tasa de fallos? (Expresarlo en % pero sólo de manera numérica)**

**- Tasa de fallos (Miss ratio) = (1 – Tasa de acierto) → (1 – 0,1) = 0,9 = 90%**

**11. ¿Cuál es de las siguientes afirmaciones es falsa?**

***a) El funcionamiento de cache se basa en la transferencia de palabras individuales entre la memoria principal y memoria cache.***

b) El bloque es la unidad de transferencia entre la memoria principal y la memoria cache.

c) La memoria cache contiene una copia de aquellas posiciones de memoria principal utilizadas por la CPU en un instante dado.

**12. ¿Cuáles de las siguientes afirmaciones son ciertas? (Multiselección)**

***a) La mayor parte de la capacidad de la jerarquía de memoria se encuentra en el nivel más bajo.***

***b) Las memorias caches aprovechan la localidad temporal.***

c) Todo el coste de la jerarquía de memoria se corresponde con el nivel más alto.

**13. ¿A qué tipo de correspondencia se refiere la expresión: línea = dirección de la estructura del bloque MOD nº líneas?**

a) Correspondencia completamente asociativa

***b) Correspondencia directa***

c) Correspondencia asociativa por conjuntos

**14. Dada una memoria caché con correspondencia directa con el contenido que indica la figura. Si el procesador** **lanza la dirección de memoria E803H, indicar la respuesta correcta:**

****

a) Se accedería a la línea de la cache 03h y habría un fallo por lo que habría que traer el bloque correspondiente de la memoria principal.

*b) Se accedería a la línea de la cache 80h y habría un acierto y mandaría la palabra al procesador.*

***c) Se accedería a la línea de la cache 80h y habría un fallo por lo que habría que reemplazar el bloque***

**15. ¿Qué afirmación es verdadera?**

a) Una memoria cache con correspondencia totalmente asociativa con p bloques podría denominarse memoria cache con correspondencia asociativa por conjuntos de 1 vía y p conjuntos.

b) Una memoria cache de correspondencia directa con p bloques podría denominarse memoria cache asociativa por conjuntos de p vías.

***c) Una memoria cache con correspondencia totalmente asociativa con p bloques podría denominarse memoria cache con correspondencia asociativa por conjuntos de p vías.***

**16. Sobre la función de correspondencia:**

a) Es necesaria una función de correspondencia que haga corresponder bloques de memoria principal con líneas de memoria cache.

b) Las restricciones de ubicación de bloque dan lugar a tres categorías en la organización de la cache.

***c) Todas son correctas.***

**17. Teniendo en cuenta la definición del tiempo medio de acceso a memoria (TMA):**

a) Un diseñador de computadores prefiere un tamaño de bloques lo mayor posible mejor que una penalización de fallos baja.

***b) Un diseñador de computadores prefiere un tamaño de bloques con tiempo de acceso medio menor mejor que una frecuencia de fallos baja.***

c) Un diseñador de computadores prefiere un tamaño de bloques mayor con la frecuencia de fallos lo menor posible.

**18. Sabiendo que tenemos una memoria con un bus de direcciones y palabras de 16 bits, direccionable por palabra, una cache de 32KB, bloques de 4KB y función de correspondencia directa. ¿A qué línea de la caché irá la dirección de memoria 0110 1111 0001 0001?**

a) El bloque iría a la línea 100 (4)

***b) El bloque iría a la línea 110 (6)***

c) El bloque iría a la línea 101 (5)

**19. Acerca del principio de localidad:**

a) Por el principio de localidad, es posible utilizar memorias con diferentes características que permiten conformar una jerarquía de memoria.

***b) Por el principio de localidad, los programas acceden a una porción relativamente pequeña del espacio de direcciones en cualquier instante del tiempo.***

c) Todas son correctas.

**20. Suponed que la dirección de la memoria principal de 16 bis es 7729h. Si el tamaño del bloque es de 16 palabras. ¿Cuál es el valor de la etiqueta en binario para una caché con correspondencia directa con 128 bloques?**

***a) La etiqueta es 01110***

b) La etiqueta es 011101

c) La etiqueta es 0111

**21. ¿Qué afirmación es la correcta?**

a) El tiempo de transferencia de la penalización de fallos disminuye con el tamaño del bloque

b) La penalizacion de fallos es independiente del tamaño del bloque

***c) La parte del tiempo de acceso de la penalización de fallos no está afectada por el tamaño del bloque***

**22. En un determinado sistema de memoria, para un programa dado, se obtiene un porcentaje de aciertos en el nivel superior de 87%. ¿Cuál es la tasa de fallos? (Expresarlo en % pero sólo de manera numérica)**

**- Tasa de fallos (Miss ratio) = (1 – Tasa de acierto) → (1 – 0,87) = 0,13 = 13%**

**23. Calcula el tiempo promedio de acceso a un sistema de memoria con las siguientes características: el tiempo de acierto al nivel superior es de 9ns, la tasa de aciertos para el programa es de 44% y finalmente la penalización del fallo medio es de 319ns.**

Tiempo de acierto + (tasa de fallos \* penalización de fallo) = 9ns + (0,56\*319) = **187,64**

**24. Calcula el tiempo promedio de acceso a un sistema de memoria con las siguientes características: el tiempo de acierto al nivel superior es de 4ns, la tasa de aciertos para el programa es de 70% y finalmente la penalización del fallo medio es de 493ns.**

Tiempo de acierto + (tasa de fallos \* penalización de fallo) = 4ns + (0,3\*493) = **151,9**

**25. En un determinado sistema de memoria, para un programa dado, se obtiene un porcentaje de aciertos en el nivel superior de 24%. ¿Cuál es la tasa de fallos?**

1- 0,24 = 0,76 = **76**

**26. Sobre la función de correspondencia asociativa por conjuntos**

1. ***Un bloque de memoria principal se corresponde con un conjunto, pudiéndose ubicar en cualquiera de las líneas que lo componen.***
2. Usualmente se emplean conjuntos de 6 vías, mejorando la tasa de acierto frente a la correspondencia directa.
3. El conjunto se escoge de forma similar a la correspondencia completamente asociativa.

**27. Suponed que la dirección de la memoria principal de 16 bits es 76C9h. Si el tamaño del bloque es de 16 palabras. ¿Cuál es el valor de la etiqueta en binario para una caché asociativa por conjuntos con 64 conjuntos?**

1. La etiqueta es 0111011.
2. ***La etiqueta es 011101.***
3. La etiqueta es 0111.

Si tienes cache y vías al dividir salen los conjuntos, luego cogen sus bits directamente pues en nuestro caso tenemos la cantidad de conjuntos directamente son 64. Eso son 6 bits de conjuntos luego tenemos otros 4 de palabra.

(16 = 2^4)


6+4=10

16-10=6

**28. Sobre la jerarquía de memoria**

1. Todos son correctas
2. ***Una jerarquía de memoria consta de varios niveles, pero en cada momento se gestiona entre dos niveles: el nivel superior y el nivel inferior.***
3. Todos los datos del nivel inferior de la jerarquía de menoría se encuentran también el nivel superior.

**29. Dada una memoria caché con correspondencia totalmente asociativa con el contenido que indica la figura. Si el procesador lanza la dirección F802, indicar la respuesta correcta.**

****

1. ***Se examinan todas las etiquetas en paralelo y hay acierto, se mandaría la palabra al procesador.***
2. Se examinan todas las etiquetas en paralelo y se produce un fallo, habría que traer el bloque correspondiente de la memoria principal.
3. Se accedería a la línea 128(80h) y al examinar las etiquetas habría acierto se mandaría la palabra al procesador.

**30. Sobre la función de correspondencia**

1. En la función de correspondencia asociativa por conjuntos, cada bloque de memoria principal sólo puede aparecer en una línea de la caché.
2. ***En la función de correspondencia directa cada bloque de memoria principal sólo puede aparecer en una línea de la caché.***
3. En la función de correspondencia asociativa por conjuntos de 2 vías, cada bloque de memoria principal sólo puede aparecer en una línea de la caché.